LGA775 Review Teil 1: i915/i925X im Detail


Erschienen: 19.06.2004, Autor: Patrick von Brunn
DDR-II im Detail

Bevor wir auf die Neuerungen im DDR-II Speicher genauer eingehen, müssen wir zuvor noch ein wenig Grundlagenarbeit erledigen - dies soll vor allem den Lesern zu Gute kommen, die sich mit der Speicherthematik noch nicht so oft auseinandergesetzt haben. Steigen wir gleich an einer sehr wichtigen Stelle der DDR(-I) Arbeitsweise ein: Bei der Übertragung von Daten bedient sich die DDR-Technik so genannter Prefetch Bits. Prefetch Bits sind wiederum für einen Vorab-Lesevorgang zuständig - es werden Daten gelesen, die als nächstes für bestimmte Applikationen benötigt werden. Dies geschiet bei DDR über zwei Pipelines (Prefetch of 2), welche die gelesenen Daten direkt in einen I/O-Buffer schieben (Zwischenspeicher eines Speicherchips). Takt von I/O-Buffer und Chip-Kern sind dabei gleich. Anschließend werden die Daten über den Speicherbus an externe Einrichtungen weitergeleitet - Ausgabe mit an- und absteigender Taktflanke, daher auch DDR (Double Data Rate). Zum Vergleich: SDR Speicher (Single Data Rate) überträgt Datenworte nur an einer Flanke pro Takt, daher sinkt die theoretische Bandbreite von DDR auf SDR auch um die Hälfte.


Beim neuen DDR-II funktioniert das ganze prinzipiell natürlich genauso, jedoch gibt es kleine aber feine Unterschiede: Um die Speicherchips zu entlasten, hat man die Frequenz der I/O-Buffer verdoppelt und auch die Zahl der Pipelines für die Prefetches auf vier erhöht (Prefetch of 4). Dies hat zur Folge, dass die Bandbreite von DDR-I und DDR-II theoretisch betrachtet exakt gleich ist, wenn der DDR-II RAM mit der Hälfte des DDR-I Taktes betrieben wird. In der Praxis hat man den Takt halbiert, um nebenbei die Versorgungsspannung (Vddq) zu senken (1,8 statt 2,5 Volt). Durch das Absenken der Spannung fällt natürlich auch die Verlustleistung, was wiederum höhere Taktraten ermöglicht. Leider steigt aber auch die Latenz der Übertragungen und Zugriffe an, da die Effizienz des DDR-II durch die doppelte Pipeline-Anzahl sinkt. Aktuelle Speichertimings liegen noch bei einer tCL zwischen 3.0 und 5.0 (JEDEC DDR-II Standard: 4.0-4-4 bzw. 3.0-3-3). Abschließend ein kleines Rechenbeispiel, das den Unterschied zwischen DDR und DDR-II verdeutlichen soll. Allgemein gilt folgende Formel:

Bandbreite = (Speichertakt * Bit pro Takt * Busbreite) / 8.

  • DDR-I: (133 MHz * 2 Bit * 64 Bit) / 8 = 2,128 Mrd. Byte/sec
  • DDR-II: (133 MHz * 4 Bit * 64 Bit) / 8 = 4,256 Mrd. Byte/sec
Zwar überträgt der DDR-II Speicher nicht 4 Bit pro Takt, aber dafür 2 Bit in der Hälfte der Zeit, was die Durchsatzrate wie oben beschrieben verdoppelt. Das Teilen durch acht am Ende der Gleichung dient zum Umrechnen von Bit/sec in Byte/sec. Abschließend sei auch noch erwähnt, dass sich das Package des DDR-II auch ein wenig geändert hat, da nun 240 anstatt 184 Pins (DDR-I) zum Einsatz kommen. Die Verlustleistung eines DDR-II Riegels liegt bei gleichem Takt etwa 30 bis 40 Prozent unter der eines DDR-I Moduls. Ein weiteres sehr nützliches Feature des neuen Standards ist On-Die Termination (ODT), welches man zwar bereits schon von DDR-I kennt, dieses jedoch nun in die Riegel integriert wird und nicht mehr auf dem Motherboard Platz finden muss. Sinn und Zweck: Signalstabilität und die Senkung möglicher Interferenzen. Abschließend kann man sagen, dass DDR-II sich aufgrund der maximal möglichen Taktraten gegenüber DDR(-I) und der überholten Architektur durchsetzen wird, wenn auch nicht gleich, sondern vielmehr im Laufe der nächsten Monate.

Speicherkonfiguration

Bei Intels neuen i915 und i925X Express Chipsätzen sollte man auch ein Auge auf die Konfiguration des Speichers bzw. dessen Wahl legen. Die folgenden Fakten haben wir anhand der uns vorliegenen Informationen und den "Memory Configuration Guides" der jeweiligen Chipsätze zusammen getragen: Sowohl auf i915, als auch auf i925X, dürfen keine Module mit x4 und x32 Speicheranordnung zum Einsatz kommen - Double Sided x16 DIMMs sollte man ebenfalls vermeiden. Des Weiteren legt Intel fest, dass auf i925X keine Registered- (Unbuffered ECC möglich) und keine DDR-Speicher verwendet werden können, ebenso wie DDR-II Module mit folgenden Kapazitäten: 64 MB, 128 MB, 2 GB und 4 GB. Bei Intels neuer 915er Serie sind folgende Riegel "verboten": 64 MB DDR/DDR-II, 128 MB DDR/DDR-II, 2 GB DDR-II und 4 GB DDR-II. Ansonsten sollte man hier noch beachten, dass man keine Registered Speicher einsetzt und DDR-I und -II Module auf einer Plattform mischt - logisch.


Vor scrollenWeitere Artikel aus der Kategorie MainboardsZurück scrollen
Bewerten Sie diesen Artikel!

Bewertung nur durch Mitglieder möglich!

Bewertungen: 334 (Ø 3,50)