AMD´s Hammer im Preview


Erschienen: 13.04.2002, Autor: Patrick von Brunn
Der integrierte Memory-Controller

Auch der bereits in den Hammer Prozessoren integrierte Memory-Controller spielt eine große Rolle bei der Speicher-Bandbreite. Durch diese revolutionäre Integration des Controllers in den Prozessor, konnte man die Zugriffszeiten erheblich senken und damit die Übertragungsraten deutlich erhöhen. Nun die Details zur Kompatibilität des Hammers zu den Speichermodulen...

Um genauer zu sein, handelt es sich bei dem integrierten Controller um einen Dual-Channel DDR-Controller mit 128 Bit Interface, der es ermöglicht bis zu 8 DIMM-Module (4 pro Kanal) zu steuern (Siehe auch Bild rechts). Unterstützte Speichertypen sind PC1600, PC2100 und PC2700 DDR-Module, welche sowohl unbuffered als auch registered sein können. Wenn bei einer späteren Verwendung eines Hammer Prozessors PC2700 zum Einsatz kommt, wird somit eine Datenübertragung zur CPU von bis zu 5,3 GB/sec möglich. Auch die Zugriffszeiten sinken, wie bereits oben erwähnt, massiv.

Noch mehr Bandbreite erreicht man beim Einsatz von mehreren Hammer CPUs in einem System (mit dem AMD SledgeHammer bis zu 8 in einem System möglich). Wie man in der Skizze rechts erkenn kann, kommen hier vier Prozessoren auf einem Mainboard zum Einsatz und ermöglichen somit eine Datenübertragung 21,3 GB/sec. Auch hier wurde ebenfalls PC2700 als Speicher verwendet. Bei einer Unterbringung von mehreren Prozessoren auf einem Motherboard, multipliziert sich auch die Anzahl der maximalen Speichermodule. Also wäre es hier in unserem Beispiel theoretisch 32 DIMM-Module zu verbauen...

HyperTransport und die Northbridge

Dank der Entwicklung der HyperTransport Technologie, läuft auch innerhalb des Hammers einiges viel schneller ab. Durch die Integration von 3 HyperTransport Links, wurde die Bandbreite zwischen des eigentlichen Prozessor-Kerns und seiens I/O Subsystems auf insgesamt 3,2 GB/sec angehoben. Die kleine Zeichnung, welche sie auf der rechten Seite finden, erklärt noch einmal kurz die Funktionsweise der HyperTransport Links. Durch den integrierten Memory-Controller, die 3 HyperTransport Links und vieles mehr, kommt unser Hammer etwas "durcheinander". Aus diesem Grund spendierte man ihm eine Art Router, der die einzelnen Informationen verteilt. Mehr im nächsten Abschnitt...

Diese sogenannte "X-Bar" verteilt Befehle und Informationen zwischen dem Memory-Controller, den 3 HyperTransport Links und dem eigenen SRI (System Request Interface) des Prozessors. Das nebenstehende Bild zeigt, wie diese X-Bar funktioniert und wo sie was hinschickt. Auch wird die Funktionsweise der X-Bar beim Betrieb von zwei Hammer Prozessoren in einem System erklärt.


Vor scrollenWeitere Artikel aus der Kategorie ProzessorenZurück scrollen
Bewerten Sie diesen Artikel!

Bewertung nur durch Mitglieder möglich!

Bewertungen: 138 (Ø 3,38)