Speicherbandbreite eines Athlon XPs

    hab mir folgendes überlegt: die Taktung der CPU ergibt sich ja aus dem Front Side Bus (auch FSB genannt) und dem Multiplikator. FSB x Multi=Takt der CPU.


    Ein Athlon XP (zB: AMD Athlon XP 3200+ Barton mit 200 Mhz FSB und einem Multi von 11) könnte ja eine maximale Speicherbandbreite von 3200 MB/sec haben. aber die erreicht er ja eh nie.


    Meine Überlegung: bei einem Takt von 2200 Mhz (11x200) erreicht er ~ 2800 Mb. habe folgendes experiment mit meiner CPU durchgeführt: hatte einen fixen FSB von 166 drinnen und erhöhte den Multiplikator jeweils um 0,5er schritte. dabei kam folgendes heraus: die speicherbandbreite kam immer näher an 2700 MB/sec heran. (mit 166 bzw 333 Mhz FSB kann man nur eine Speicherbandbreite von 2700 MB/sec erreichen).


    wenn man jetzt einen 3200+ hernimmt, mit 200 Mhz FSB und den Multiplikator immer mehr erhöht, so dass man am schluss einen takt von unendlich hat (natürlich nur theoretisch), so hätte man einen Grenzwert von 3200 MB/sec), was der maximalen theoretischen speicherbandbreite entsprechen würde.


    ist meine überlegung falsch? ich mein, was meint ihr dazu?



    Yidaki

    die bandbreite ergibt sich doch aus der übertragenen datenmenge pro sec. da aber nicht mit jedem takt auch wirklich ein entsprechendes bit (oder zwei bei ddr) abgerufen wird, weil der prozessor die daten auch verarbeiten muss, die abgerufen werden, und der weg vom speicher zum prozessor evtl. nicht innerhalb eines taktes zurückgelegt werden kann, bleiben die 3200mb/s nur ein theoretischer wert. erhöht man jetzt den takt der cpu, werden die daten schneller verarbeitet, wodurch der abstand in dem die daten aus dem speicher abgerufen werden kleiner wird. so wird dann die theoretisch höhere speicherbandbreite erreicht.
    dazu kommt aber noch die siganlqualität. je höher der fsb, desto schwieriger wird es ein eindeutiges signal zu erzeugen (durch äußere einflüsse und unterschiedliche leitungswiederstände - z.b. durch materialmängel oder beschädigungen der leiterbahnen, oder unterschiedliche länge) kann das signal soweit verfälscht werden, dass nicht mehr eindeutig zugeordnet werden kann, ob es jetzt den zustand 1 oder 0 hat. daher sind bei ddr400-speicher in der regel auch die cl-timings langsamer als bei ddr333 oder ddr266. es kann also vorkommen, das fehlerhafte daten entstehen und diese nochmals abgerufen werden. auch das reduziert die effektive bandbreite (das trifft übrigens auch auf netzwerke zu wo die effektive bandbreite auch weit hinter der theoretischen zurückbleibt). geht der cpu-takt nun gegen unendlich bei gleichbleibenden fsb ist es theoretisch egal wieviel takte man benötigt um die daten zu übertragen, dadurch kann man dann theoretisch auch die maximale bandbreite erreichen...

    Zitat

    Original von Blaubierhund
    geht der cpu-takt nun gegen unendlich bei gleichbleibenden fsb ist es theoretisch egal wieviel takte man benötigt um die daten zu übertragen, dadurch kann man dann theoretisch auch die maximale bandbreite erreichen...


    war eher auf das bezogen ;)


    Yidaki