Artikel "Speichertimings in Theorie und Praxis"

    • Offizieller Beitrag

    an konstruktiver kritik bin ich immer interessiert. hab es soweit verbessert, denk mal so passt das jetzt besser. aber über die sens amps hab ich noch nix geschriebn... wie darf ich die teile verstehn... so ne art zwischenspeicher?


    thx 4 help :)

    Hi,


    die Sense Amps sind Zwischenspeicher für die jeweilige aktive Zeile (Page).
    Im Normalfall sieht ein Lesevorgang so aus:


    1. Eine Zeile adressiern, d.h. an den Adresspins die richtige binäre Kombination anlegen, so dass die richtige Zeile ausgewählt wird (Die Sense Amps haben exakt die Kapazität einer Zeile). Diese Zeile wird komplett in die Sense Amps kopiert. Dabei wird der Inhalt in den einzelnen Speicherzellen der Reihe beim Auslesen zerstört. Die Informationen liegen jetzt nur noch in den Sense Amps.


    2. Nach einer spezifizierten Zeit (tRCD) kann man nun wiederrum über die Adresspins die Spalte auswählen, ab der man Daten übertragen oder schreiben möchte. Nach der Wartezeit tCL (CAS Latency) kann man nun die Daten über die Datenpins von den Sense Amps an die I/O Buffer und dann über den Speicherbus transferieren (angefangen bei der durch die CAS Adresse spezifizierte Spalte; in nachfolgenden Takten jeweils ein Bit weiter "rechts"). Das Gleiche gilt für Schreibvorgänge. Hier wird nach der tCL Zeit Daten über die Adresspins entgegengenommen und die Werte ab dem von der CAS Adresse spezifizierten Spalte überschrieben.


    3. Nach ein paar Lese-/Schreib-Vorgängen, nach einer maximalen Zeit, die die Daten in den Sense Amps bleiben dürfen oder wenn der Speicherzugriff in eine andere Reihe fällt, muss der Inhalt der Sense Amps in die eigentlichen Zellen zurückgeschrieben werden. Das ist das erwähnte Precharging.


    Hier kann der Zyklus dann wieder von vorne beginnen, indem eine neue Reihe in die Sense Amps geladen wird.


    Ich hoffe, das konnte dir etwas weiterhelfen. :)


    mfG,


    GloomY

    • Offizieller Beitrag

    aja :)


    ich hab mir vorhin mal deinen forumthread bei 3dcenter durchgelesn... werd morgn mal den cachemem ausprobiern.. mit verschiedenen timings... mal sehn was rauskommt... ich schreib nämlich die tage noch einen speichervergleich.. module hätt ich also genug hier ;)


    was kannste noch außer cachmem 2.56 empfehlen?

    • Offizieller Beitrag

    so, hab mal benches gemacht... mit cachmem 2.56 im dos und nem ddr333 dual-channel kit von geil... ;)


    2-2-2-5 1614,5 1008,3
    2-2-2-6 1614,6 1008,4
    2-2-3-6 1635,5 1002,3
    2-3-3-6 1602,8 1002,2
    2-3-3-7 1655,0 1002,3


    sehr interessant find ich die ergebnisse von den ersten beiden und den letzten beiden zeilen... sind ja eigentlich die gleichen veränderungen, jedoch mit krassen leistungsunterschieden :)

    • Offizieller Beitrag

    ich werd mal ein wenig ausprobiern :)


    wegen deiner theorie.. du hast ja im 3dcenter forum geschriebn, dass die sache mit tRAS vom board bzw. dem bios abhängt... gäbs vielleicht noch weitere kriterien?