Infineon optimiert Chipfertigung


Erschienen: 29.09.2003, 06:30 Uhr, Quelle: E-Mail, Autor: Patrick von Brunn

Infineon Technologies hat einen neuen Testchip hergestellt, mit dem die Fertigungsprozesse von komplexen Halbleitern kontrolliert und verbessert werden können. Diese Entwicklung ist das Ergebnis einer mehrjährigen engen Kooperation mit der Fachhochschule Regensburg. Mit dem Testchip können Prozessabläufe jetzt mit einer bisher nicht erreichten Präzision überprüft und die Funktionsfähigkeit der Mikrochips durch Messungen schon während des Herstellungsprozesses optimiert werden. Damit werden eventuelle Fehler schneller erkannt, die Produktivität erhöht und die Fertigungskosten gesenkt. Außerdem liefert der Testchip die erforderlich hohe statistische Genauigkeit, um auch selten auftretende Fertigungsprobleme zu erfassen.

Funktionsweise


Mit dem jetzt realisierten Testchip werden Vias - das sind die leitenden Verbindungen zwischen zwei Metallisierungsebenen - untersucht. Da in einem ausgereiften CMOS-Prozess die typische Ausfallswahrscheinlichkeit für die hier untersuchten Vias nur bei etwa 10 bis 20 ppb (parts per billion) liegt, müssen ausreichend viele Testdaten für eine statistische Auswertung vorliegen. Der Testchip hat dazu ein Array mit 512 x 512 Vias (262 144) mit den dazugehörigen Auswahltransistoren für die Adressierung integriert. Auf einem Wafer wurden 60 Belichtungsblöcke mit je 42 Testchips abgebildet, das sind 2.500 Testchips/Wafer und damit etwa 640 Millionen Vias. Jedes Via ist einzeln adressierbar und sein elektrischer Widerstand sowie der Spannungsabfall am Via können gemessen werden.

« Vorherige News Nächste News »
Weitere Meldungen

Kommentar abgebenZum Thread »


Sicherheitsabfrage
Bitte übertragen Sie den Code in das Eingabefeld!