IDF: Tera-Scale Prozessor-Prototyp mit 80 Kernen


Erschienen: 27.09.2006, 19:00 Uhr, Quelle: E-Mail, Autor: Patrick von Brunn

Intel zeigte heute auf dem Intel Developer Forum (IDF) Lösungen, die den wachsenden Anforderungen an Internet-basierte Software, Services und digitale Unterhaltungsangebote gerecht werden können. Justin Rattner, Intel Senior Fellow und Chief Technology Officer, beschrieb in einer Rede künftige Online-Softwareservices, die in riesigen Rechenzentren mit mehr als einer Millionen Servern gehostet werden. So können fotorealistische Computerspiele online bereitgestellt sowie Video-Sharing in Echtzeit und gezielte Multimedia-Datensuche unterstützt werden. Dieses neue Anwendungsszenario verlangt nach Rechenkapazitäten von einer Billion Fließkomma-Operationen pro Sekunde (Teraflop) und Übertragungsbandbreiten im Bereich von mindestens einem Terabyte pro Sekunde.

Rattner zeigte die Bedeutung dreier entscheidender Neuentwicklungen in der Silizium-Technologie auf. So stellte er erste Details eines Prozessor-Prototypen vor, der in den Teraflop-Bereich vorstößt. Dieser Protoyp ist der erste programmierbare Teraflop-Prozessor der Welt. Er verfügt über 80 Cores und ist mit 3,1 GHz getaktet. Das Ziel dieses Versuchs-Prozessors ist es, Strategien für die Verbindung der einzelnen Prozessor-Elemente untereinander zu entwickeln, wenn Terabytes an Daten zwischen ihnen transportiert werden - von Core zu Core und von den Cores zu dem Speicher.

Existierende Prozessor-Designs bestehen aus hunderten Millionen von Transistoren. Das Design des neuen Teraflop-Chips besteht im Gegensatz dazu aus 80 Einheiten (tiles), die in einer blockförmigen 8x10-Matrix angeordnet sind. Jede Einheit besteht aus einem kleinen Core und einem Router. Der Rechenkern enthält einem einfachen Befehlssatz, der Fließkomma-Daten verarbeiten kann, jedoch nicht zur Intel Architecture kompatibel ist. Der Router lenkt die Datenströme zwischen den Kernen und dem Speicher über das im Chip integrierte Netzwerk. Die zweite maßgebliche Neuentwicklung ist ein SRAM-Speicherchip (SRAM: Static Random Access Memory) mit einer Kapazität von 20 MB, der sich oberhalb der Prozessoreinheiten befindet (stacked) und über Tausende von Interconnects den Speicher und mit den Prozessorkernen verbindet. Damit ergibt sich eine Übertragungsbandbreite von mehr als einem Terabyte pro Sekunde zwischen Speicher und den Prozessoreinheiten.

Weitere Informationen zu diesen Entwicklungen und zur Forschung im Tera-Scale-Computing finden Sie auf der Website von Intel.

« Vorherige News Nächste News »
Weitere Meldungen

Kommentare (1)Zum Thread »

1) Caliban (27.09.2006, 20:35 Uhr)
naja, bis einen Terabyte pro sekunde is noch ein weilchen hin...
freu mich aber drauf lachen
Kommentar abgeben 


Sicherheitsabfrage
Bitte übertragen Sie den Code in das Eingabefeld!