Infineon stellte eine 70 nm Prozesstechnologie für künftige DRAM-Generationen basierend auf Deep-Trench (DT) Zellen und 300 mm Wafern auf dem IEEE International Electron Devices Meeting (IEDM) 2004 in San Francisco (13. bis 15 Dezember) vor. Etwa 25 Prozent der weltweiten DRAM-Produktion werden derzeit mit Trench-Technologien gefertigt. Infineon präsentierte in dem Vortrag das komplette Integrationsschema und die wesentlichen technischen Merkmale des neuen Verfahrens, das sich durch die erstmalige Nutzung eines High-k-Dielektrikums in einem Trench-basierten DRAM-Fertigungsprozess auszeichnet. Die Ergebnisse des 70 nm Programms von Infineon stellen einen technologischen Durchbruch auf dem Weg zu noch kleineren Strukturbreiten in der Trench-Technologie dar.
Infineon erwartet von diesem technologischen Fortschritt in der 70 nm Prozesstechnologie eine Steigerung der Produktivität seiner DRAM-Fertigung auf 300 mm Wafern und damit eine Erhöhung seiner DRAM-Produktion. Durch kleinere Prozessstrukturen wird die Chipfläche um etwa 30 Prozent reduziert und dadurch die Chip-Ausbeute pro Wafer gesteigert. Gemäß den neusten Prognosen des Marktforschungsunternehmens Gartner Dataquest wird die weltweite DRAM-Nachfrage bezogen auf die Speicherkapazität von 2003 bis 2008 mit einer durchschnittlichen jährlichen Wachstumsrate in Höhe von 51 Prozent steigen.
Die präsentierten Forschungsergebnisse beruhen auf der gemeinsamen Entwicklung der 90 nm und 70 nm DRAM-Fertigungstechnologien durch Infineon und Nanya im Rahmen der Infineon Nanya Trench Alliance (INTA) in Dresden. Die Forschungsergebnisse dieses Vortrags wurden zum Teil mit Unterstützung durch EPRE-Programme der Europäischen Gemeinschaft und durch Förderprogramme des Sächsischen Staates erzielt.