Paul Otellini, President und CEO von Intel, beschrieb auf dem Intel Developer Forum (IDF) in San Francisco neue Produkte, Chip-Designs und Fertigungsprozesse, mit denen das Unternehmen seine verkürzten Entwicklungszyklen fortsetzt. Vor Entwicklern, Technikern und Analysten zeigte er den weltweit ersten funktionsfähigen Chip mit einer Strukturbreite von 32 Nanometern (nm). Intel wird mit der Herstellung der Prozessoren auf Basis des 32 nm-Fertigungsprozesses im Jahr 2009 beginnen. Otellini demonstrierte zudem erstmals die für 2008 geplante neue Mikroprozessor-Architektur von Intel (Codename: Nehalem). Darüber hinaus beschrieb er die Vorteile der im November erscheinenden 45 nm-Prozessoren der Penryn-Familie.

Intels Penryn wird bei seiner Einführung im November der erste Prozessor sein, der in Massen produziert wird und das 45 nm-Herstellungsverfahren von Intel verwendet. Der Chip ist mit seiner kleinen Struktur sowie geringem Stromverbrauch für die verschiedenen Anforderungen geeignet und deckt gemeinsam mit dem 45 nm-Prozessor Silverthorne (verfügbar im Jahr 2008) die Produkt-Palette vom mobilen Internetgerät bis zum High-End-Server ab. Intel wird bis Ende des Jahres 15 neue 45 nm-Prozessoren für alle Marktsegmente veröffentlichen und 20 zusätzliche Prozessoren auf Basis der 45 nm Technologie im ersten Quartal 2008.

Otellini zeigte auf dem IDF erstmals die neuen Prozessoren mit Codenamen "Nehalem" und gab als Liefertermin die zweite Hälfte des Jahres 2008 an. Die Nehalem-Architektur wird unter anderem erstmals die neue System-Schnittstelle QuickPath enthalten. Sie ersetzt den bisherigen Front Side Bus. QuickPath geht einher mit der Integration des Speicher-Controllers und beschleunigt den Datenaustausch zwischen den verschiedenen System-Komponenten und damit das Gesamtsystem.

Der Intel-CEO zeigte zudem den ersten 300 mm-Wafer, der bereits im 32 nm-Fertigungsverfahren hergestellt wurde. Intel will seine Prozessoren ab 2009 in diesem neuen Verfahren herstellen und verwendet dazu die zweite Generation der high-k und Metal-Gate Transistor Technologie. Die Test-Chips mit 32 nm Strukturbreite enthalten Logik und SRAM-Speicher und vereinen mehr als 1,9 Milliarden Transistoren auf einem Stück Silizium.