Die Western Digital Corporation gibt die erfolgreiche Entwicklung einer Flash-Memory-Architektur mit vier Bits pro Zelle, X4, bekannt, die auf 64-Layer 3D NAND BiCS3-Technologie beruht. Basierend auf der X4-Technologie für 2D-NAND und der erfolgreichen Vermarktung hat das Unternehmen nun X4 für 3D-NAND entwickelt. Die BiCS3-X4-Technologie ermöglicht eine Storage-Kapazität von 768 Gigabit auf einem einzelnen Chip, was eine 50-prozentige Steigerung gegenüber dem vorherigen 512-Gigabit-Chip bedeutet, der mit einer Kapazität von drei Bits pro Zelle, X3-Architektur, realisiert wurde. Western Digital wird die wechselbaren Speicher und Solid-State-Laufwerke mit BiCS3 X4 und System-Ressourcen im August auf dem Flash Memory Summit im kalifornischen Santa Clara vorstellen.
Diese letzte Neuerung folgt auf ein seit nahezu drei Jahrzehnten bestehendes Vermächtnis an Erstinnovationen im Bereich Flash, wozu auch die Multi-Level-Cell (MLC) Technologien mit zwei Bits (X2) und drei Bits (X3) pro Zelle zählen. Das Unternehmen erwartet, dass seine 3D-NAND-X4-Technologie in einer Vielzahl von Endnutzer-Anwendungen eingesetzt werden kann, welche die von X4 unterstützten höheren Kapazitäten nutzen. Es wird erwartet, dass zukünftige Generationen der 3D-NAND-Technologie, darunter 96-Layer BiCS4, ebenfalls X4-Ressoucen nutzen können.
