Intel und Micron haben bereits am vergangenen Montag den ersten 25 nm NAND-Prozess vorgestellt, die weltweit kleinste Halbleitertechnologie. Das Verfahren steigert kosteneffizient die Speicherkapazität von beliebten Consumer-Geräten wie Smartphones oder Musik- und Mediaplayern, aber auch von Solid State Laufwerken (SSD). Das neue 25 nm-Fertigungsverfahren packt 8 GByte Speicher auf einen einzigen NAND-Baustein. Gefertigt werden die neuen NAND-Chips von IM Flash Technologies (IMFT), einem auf NAND-Flash spezialisierten Joint Venture von Intel und Micron.
Mit Maßen von gerade einmal 167 mm² passt der NAND-Chip durch das Loch in der Mitte einer CD - besitzt aber mehr als das 10-fache der Datenkapazität einer CD (eine Standard-CD speichert rund 700 MByte Daten). Intel und Micron ist es gelungen die NAND-Dichte durch umfassende Investitionen in die NAND-Forschung etwa alle 18 Monate zu verdoppeln. Das Ergebnis sind immer kleinere und kostengünstigere Produkten mit höherer Speicherkapazität. Die beiden Unternehmen gründeten IMFT im Jahr 2006 und starteten die Produktion mit einem 50 nm-Prozess. Nächster Schrritt war der 34 nm-Prozess im Jahr 2008. Mit dem heute vorgestellten 25 nm-Prozess und damit der derzeit kleinsten Halbleiter-Lithografie in der Branche, bauen Intel und Micron ihre Technologieführerschaft in diesem Bereich weiter aus.
Derzeit stellt IMFT erste Muster des 25 nm 8 GByte-Speicherbausteins her, die Massenproduktion wird voraussichtlich im zweiten Quartal 2010 beginnen.
